英特尔(Intel)除了降低行销冲击,更是对内施加压力,所谓的Intel 7实际上就是10nm Enhanced SuperFin的重新命名,对应到台积电的TSMC N5+制程;Intel 4则是过往的Intel 7纳米制程。

半导体大厂 Intel 在今天举办 Accelerated 加速日活动,最主要宣布即是大幅翻新产品制程的长期规划,甚至还重新定义了下一世代的节点命名规则。

Intel 英特尔

从外界的眼光来看,重新包装以降低行销冲击

摊开 Intel 对自家制程节点的全新 Road map,外界不难发现,所谓的「Intel 7」实际上就是「10nm Enhanced SuperFin」的重新命名,对应到台积电的 TSMC N5+(5 纳米+)制程;「Intel 4」则是过往的 Intel 7 纳米制程。

至于所谓的「Intel 20A」,虽然用上了「埃米」看起来很厉害,但事实上就是 Intel 过往所定义的「5nm」,对应到台积电的 TSMC N2(2 纳米)制程。

这次 Intel 重新命名过的制程节点,虽然比起过往更为细致,且将半节点更新重新包装为一个品牌,但却也让市场变得更加混乱。尤其,消费者未来将无法再透过直观的名称对照,把 Intel 的制程拿来其它对手进行比较。

将技术名词与产品名称脱钩的策略,对于这家美国半导体大厂来说,事实上有着不少好处。

首先,在半导体制程进入 14 纳米时期之后,半导体厂商如台积电、三星、IBM 等等,虽然都有着共通的制程节点命名方式,但就实际产品状况而言,不同公司间却有着截然不同的定义。

以台积电跟 Intel 进行举例,台积电 7 纳米制程的极限电晶体密度为 91.20 MTr/mm2,但 Intel 的 7 纳米则是 100.76 MTr/mm2,双方有着相当程度上的差距。

单纯就制程名称上的超前,让台积电有了行销面优势,所以 Intel 过往也不只一次强调过,

此外,Intel 重新定义制程节点的名称后,客户也不需要多花心力,将 Intel 的产品跟外界进行比较,只要去明白 Intel 本身的定义方式与原则,寻找符合需求的解决方案即可,这对于 Intel 发展晶片代工业务来说,绝对有着显著的帮助。

虽然不能否认现时身为技术落后方的 Intel,抛出重新命名的议题或许有些鸵鸟心态,但不同公司间的半导体制程早已有着巨大差异,却也是业界难以忽视的事实。让「技术名词」跟「品牌行销」互相分隔得更清楚,对于整个大环境而言应该是相对较好的做法。

对内施加制程开发压力

另一方面,Intel 本次所发表的长期路线图,事实上比起过往要来紧凑许多,对于内部开发团队来说,绝对称得上是一场严峻的挑战,同时却也能视为执行长 Pat Gelsinger,为了让 Intel 追上什至超前台积电,所展现出的坚毅决心。

官方计画,自 Intel 7 过渡到 Intel 4 只需短短一年,从 Intel 4 过渡到 Intel 3 也仅有一年,而从 Intel 3 发展到 Intel 20A 同样只有一年,而且每次升级的任务目标都十分明确。

换句话说,Intel 打算用三年时间,从 10 纳米制程飞越到 5 纳米制程,如此密集且高频率的更新,加上跨越三个完整节点的升级幅度,令外界感到十分震撼,对 Intel 开发团队更有着极大的时间压力。

Intel 选择将制程的更新脚步拉得更紧、目标更显著,配合半节点升级包装成新品牌推出,称得上对内、对外都杰出的两面手法,一来不仅给予消费者 Intel 正在进步的感觉,同时若技术团队确实达成任务,也能够产生成就与回馈感。

只不过,虽然 Intel 抛出如此紧凑的路线图,但对于从 14 纳米进步到 10 纳米,就花了不知道多少时间的 Intel 来说,这样的 Road map 到底能不能顺利成真,多少令人感到怀疑。

Pat Gelsinger 选择将时间压力抛给制造工厂,或许也是改革 Intel 内部的必要手段,毕竟如果不加紧开发的脚步,Intel 只会于半导体制程上持续落后,更别提重新回到领头羊的地位。

收藏0个人收藏
走进科技生活方式